Copyright(C) 1994,1995,1996,1997 Terumasa KODAKA , Takeshi KONO
■PC-98バスPlug and Play
解説 o Plug and Playとは、ボード識別、競合検出、コンフィグレーションを
自動化し、ユーザーの介在なしにシステムや他のデバイスとの間で
システムリソースを最適に割り当てるための機構である。
o PC-98バスPlug and Playは、Cバスの物理的、電気的仕様を変更すること
なしにPlug and Playを実装するための拡張プロトコルである。
o PC-98バスPlug and Playで使用するI/Oポートは、Cバスの各Plug and Play
対応拡張ボードが提供するものであり、本体内の機能ではない。しかし、
本体内の各種デバイスが、それ自体のPlug and Playのために、これらの
I/Oポートを提供することは有り得る。
o 以下のNEC製拡張ボードはPlug and Playに対応している。
----------------+-----------------------------------------
型名 |品名
----------------+-----------------------------------------
PC-9801-99 |デジタル動画(MPEG)再生ボード
PC-9801-100 |SCSI-2インタフェースボード
PC-9801-101 |RS-232C拡張インタフェースボード
PC-9801-102 |PCカードスロット増設ボード
PC-9801-103 |B4680インタフェースボードEC
PC-9801-104 |B4680インタフェースボードET
PC-9801-110 |文字多重放送受信ボード
PC-9801-111 |R8100インタフェースボード
PC-9801-117 |デジタル動画(MPEG)再生ボード
PC-9801-118 |サウンドボード
PC-9821CB-B03 |デジタル動画(MPEG)再生ボード
PC-9821CB-B04 |FAXモデムボード
PC-9821CB2-B03 |TVチューナ／ビデオキャプチャボード
PC-9821CB2-B04 |FAXモデムボード
PC-9821CB2-B05 |デジタル動画(MPEG)再生サブボード
PC-9821XA-E01 |PCカードスロット増設アダプタ
PC-9821XE-E01 |PCカードスロット増設アダプタ
AtermIB10･IB11 |LAN対応ISDNボード
----------------+-----------------------------------------
関連 F000:0000〜F000:FFFFh
0000:05B7h
0000:05B8h
I/O 0259h
名前 PnPレジスタADDRESS
機能
[READ] なし
[WRITE]
bit 7〜0: レジスタアドレス
解説 o Plug and Playレジスタにアクセスするためのレジスタアドレスを指定する
o IBM PC/AT互換機のPlug and Play ISAとは、A5が反転している。
関連 I/O 0A59h
I/O 0A59h
名前 PnPレジスタWRITE_DATA
機能
[READ] なし
[WRITE]
bit 7〜0: データ
--------+-------------------------------------------------
レジスタ|名称
--------+-------------------------------------------------
00h |set RD_DATA Port
01h |Serial Isolation
02h |Config Control
03h |Wake[CSN]
04h |Resource Data
05h |Status
06h |Card Select Number
07h |Logical Device Numver
--------+-------------------------------------------------
08〜1Fh |Card Level Reserved
--------+-------------------------------------------------
20〜2Fh |Card Level Vendor Defined
--------+-------------------------------------------------
30h |Activate
31h |I/O Range Check
32〜37h |Logical Device Control Reserved
38〜3Fh |Logical Device Control Vendor Defined
--------+-------------------------------------------------
40h |Memory base address bits[23:16] descriptor 0
41h |Memory base address bits[15:08] descriptor 0
42h |Memory Control 0
43h |Memory upper limit address bits[23:16] or
|range length bits[23:16] desctrptor 0
44h |Memory upper limit address bits[15:08] or
|range length bits[15:08] desctrptor 0
45〜47h |Filler
--------+-------------------------------------------------
48〜4Ch |Memory descriptor 1
|* 40〜44hと同じ
4D〜4Fh |Filler
--------+-------------------------------------------------
50〜54h |Memory descriptor 2
|* 40〜44hと同じ
55〜57h |Filler
--------+-------------------------------------------------
58〜5Ch |Memory descriptor 3
|* 50〜54hと同じ
5D〜5Fh |Filler
--------+-------------------------------------------------
60h |I/O port base address bits[15:08] descriptor 0
61h |I/O port base address bits[07:00] descriptor 0
62h |I/O port base address bits[15:08] descriptor 1
63h |I/O port base address bits[07:00] descriptor 1
64h |I/O port base address bits[15:08] descriptor 2
65h |I/O port base address bits[07:00] descriptor 2
66h |I/O port base address bits[15:08] descriptor 3
67h |I/O port base address bits[07:00] descriptor 3
68h |I/O port base address bits[15:08] descriptor 4
69h |I/O port base address bits[07:00] descriptor 4
6Ah |I/O port base address bits[15:08] descriptor 5
6Bh |I/O port base address bits[07:00] descriptor 5
6Ch |I/O port base address bits[15:08] descriptor 6
6Dh |I/O port base address bits[07:00] descriptor 6
6Eh |I/O port base address bits[15:08] descriptor 7
6Fh |I/O port base address bits[07:00] descriptor 7
--------+-------------------------------------------------
70h |Interrupt request level select 0
71h |Interrupt request type 0
72h |Interrupt request level select 1
73h |Interrupt request type 1
74h |DMA channel select 0
75h |DMA channel select 1
76h |32bit Memory base address bits[31:24] descriptor 0
77h |32bit Memory base address bits[23:16] descriptor 0
78h |32bit Memory base address bits[15:08] descriptor 0
79h |32bit Memory base address bits[07:00] descriptor 0
7Ah |32bit Memory Control 0
7Bh |Memory upper limit address bits[31:24] or
|range length bits[31:24] for descriptor 0
7Ch |Memory upper limit address bits[23:16] or
|range length bits[23:16] for descriptor 0
7Dh |Memory upper limit address bits[15:08] or
|range length bits[15:08] for descriptor 0
7Eh |Memory upper limit address bits[07:00] or
|range length bits[07:00] for descriptor 0
7Fh |Filler
--------+-------------------------------------------------
80〜88h |32bit Memory descriptor 1
|* 76〜7Ehと同じ
89〜8Fh |Filler
--------+-------------------------------------------------
90〜98h |32bit Memory descriptor 2
|* 76〜7Ehと同じ
99〜9Fh |Filler
--------+-------------------------------------------------
A0〜A8h |32bit Memory descriptor 3
|* 76〜7Ehと同じ
--------+-------------------------------------------------
A9〜EFh |Logical device configuration reserved
F0〜FEh |Logical device configuration vendor defined
--------+-------------------------------------------------
FFh |Reserved
--------+-------------------------------------------------
* I/O 0259hで指定したレジスタに値を書き込む
解説 o Plug and Playレジスタ書き込むデータを指定する
関連 I/O 0259h
I/O 0003〜03FFh
名前 PnPレジスタREAD_DATA
機能
[READ]
bit 7〜0: Plug and Playレジスタ読みだし
[WRITE] なし
解説 o I/O 0259hで指定されたPlug and Playレジスタの内容を読み出す。
o このI/OポートのアドレスはPlug and Playレジスタ00h(set RD_DATA port)
によって設定される。設定される内容は、アドレスのbit 9〜2であり、この
I/Oポートのアドレスの下位2ビットは常に11bである。
o ハードウェアはI/Oアドレス0003〜03FFhの中から選択できるようになっている
が、通常は0203〜03FFhを使用することが推奨される。
関連 0000:05B7h
I/O 0259h,0A59h - 00h